最近兩年，半導(dǎo)體的世界里，繞不開(kāi)的話題之一就是西方國(guó)家對(duì)我國(guó)的出口限制加碼。從美國(guó)對(duì)高端3D NAND芯片、DRAM內(nèi)存芯片的管控，到荷蘭宣布將對(duì)包括先進(jìn)的深紫外光刻機(jī)（EUV）在內(nèi)的特定半導(dǎo)體制造設(shè)備實(shí)施新的出口管制、日本新增23種設(shè)備出口管制，讓國(guó)內(nèi)玩家的未來(lái)充滿荊棘。

而在出口管制的半導(dǎo)體設(shè)備中，除了最重要的、金字塔尖的光刻機(jī)，刻蝕設(shè)備也受投資者廣泛關(guān)注?？涛g，聽(tīng)起來(lái)高大上，其實(shí)就是雕刻芯片的精準(zhǔn)手術(shù)刀，利用化學(xué)或者物理的方法將晶圓表面附著的不必要的材質(zhì)進(jìn)行去除的過(guò)程。

這把半導(dǎo)體領(lǐng)域的手術(shù)刀，是否值得投資呢？

刻蝕工藝方法多樣，多種技術(shù)路線并行

（1）刻蝕設(shè)備是半導(dǎo)體器件加工的上游核心環(huán)節(jié)之一，上游零組件逐步國(guó)產(chǎn)化，下游 晶圓擴(kuò)產(chǎn)逐步帶動(dòng)國(guó)產(chǎn)設(shè)備技術(shù)進(jìn)步與占有率提升。1）刻蝕機(jī)產(chǎn)業(yè)鏈的上游為各類(lèi)零件及 系統(tǒng)的生產(chǎn)供應(yīng)商，主要分為預(yù)真空室、刻蝕腔體、供氣系統(tǒng)、真空系統(tǒng)四大部分，各個(gè)環(huán) 節(jié)均涉及一定的核心零部件。目前國(guó)內(nèi)已有多家廠商涉足相關(guān)核心零件的生產(chǎn)，未來(lái)有望實(shí) 現(xiàn)全方位的國(guó)產(chǎn)替代。2）產(chǎn)業(yè)鏈下游則為半導(dǎo)體器件生產(chǎn)廠商，根據(jù)其經(jīng)營(yíng)模式可分為 Fabless 模式下的晶圓制造商，及垂直整合模式下的制造商。前者受芯片設(shè)計(jì)廠商的委托， 提供晶圓制造服務(wù)，如臺(tái)積電、中芯國(guó)際等。后者則獨(dú)立完成集成電路設(shè)計(jì)、晶圓制造、封 測(cè)等全部環(huán)節(jié)，只有如英特爾、三星等少數(shù)大型企業(yè)采取此模式。

（2）當(dāng)前，干法刻蝕占據(jù)市場(chǎng)規(guī)模的 90%左右，在圖形轉(zhuǎn)移中占據(jù)主導(dǎo)地位，濕法刻 蝕獨(dú)具成本優(yōu)勢(shì)，二者各有用途、長(zhǎng)期并存?？涛g技術(shù)可分為干法等離子刻蝕與濕法化學(xué)浴 刻蝕兩大類(lèi)。1）干法刻蝕通常是通過(guò)等離子體或高能離子束對(duì)晶圓表面進(jìn)行轟擊，包括化 學(xué)性的等離子刻蝕、物理性的濺射刻蝕、以及物理化學(xué)性的反應(yīng)離子刻蝕。干法刻蝕能實(shí)現(xiàn) 各向異性刻蝕，保證細(xì)小圖形轉(zhuǎn)移后的高保真性，因此一個(gè)完整的干法處理流程通常是器件 設(shè)計(jì)者的首要選擇。2）濕法刻蝕則通過(guò)化學(xué)試劑與晶圓的接觸進(jìn)行腐蝕，在集成電路的加 工中對(duì)小于 3μm 的尺寸難以精確控制刻蝕的形貌，會(huì)對(duì)設(shè)定的線寬造成影響，但濕法刻蝕 在成本、速度等方面更具優(yōu)勢(shì)，常用于特殊材料層的去除和殘留物的清洗。濕法刻蝕還可以 用于制造光學(xué)器件和 MEMS（微機(jī)電系統(tǒng)）等領(lǐng)域。

（3）根據(jù)被刻蝕的材料不同，刻蝕工藝又可分為介質(zhì)刻蝕、硅刻蝕和金屬刻蝕。在晶 圓加工的流程中，不同的材料被應(yīng)用于不同部位。對(duì)一片晶圓的加工同時(shí)涉及到針對(duì)多種材 料的刻蝕工藝。對(duì)刻蝕設(shè)備的選擇需要對(duì)材料及加工目的進(jìn)行綜合考慮。

在當(dāng)前的應(yīng)用中，電容性等離子刻蝕 CCP 與電感性等離子刻蝕 ICP 是最常見(jiàn)的刻蝕技 術(shù)，在不同材料領(lǐng)域都有所覆蓋。

CCP：能量高、精度低，常用于介質(zhì)材料刻蝕，諸如邏輯芯片的柵側(cè)墻、硬掩 膜刻蝕、中段的接觸孔刻蝕、后端的鑲嵌式和鋁墊刻蝕等，以及 3D 閃存芯片 工藝（氮化硅/氧化硅）的深槽、深孔和連線接觸孔的刻蝕等。

ICP：能量低、精度高，主要用于硅刻蝕和金屬刻蝕，如硅淺槽隔離（STI）、鍺 （Ge）、多晶硅柵結(jié)構(gòu)、金屬柵結(jié)構(gòu)、應(yīng)變硅（Strained-Si）、金屬導(dǎo)線、金屬 焊墊（Pad）、鑲嵌式刻蝕金屬硬掩模和多重成像技術(shù)中的多道刻蝕工藝。

（4）在等離子刻蝕的基礎(chǔ)上，業(yè)內(nèi)新熱點(diǎn)原子層刻蝕（Atomic Layer Etching，ALE） 在先進(jìn)制程中應(yīng)用場(chǎng)景廣闊，有望成為未來(lái)趨勢(shì)。ALE 是一種新的刻蝕工藝技術(shù)，能夠?qū)⒖?蝕精確到一個(gè)原子層（0.4nm），要求刻蝕過(guò)程均勻地、逐個(gè)原子層地進(jìn)行，并停止在適當(dāng)?shù)?時(shí)間或位置。其優(yōu)點(diǎn)在于刻蝕選擇性極高，且可以將對(duì)晶圓表面的損傷控制到最小。ALE 可 能的應(yīng)用范圍非常廣泛，包括要求對(duì)硅表面零損壞的界面氧化物刻蝕及鰭狀柵（FinFET）相 關(guān)刻蝕，要求去除極少量材料的鰭結(jié)構(gòu)和淺槽隔離（STI）結(jié)構(gòu)的修正，要求零殘留物的側(cè) 墻式多次成像工藝中的刻蝕等。以 FinFET 為例，隨著行業(yè)從 10nm 向 7nmFinFET 發(fā)展， 鰭片之間的溝槽或間隙將縮小到 10 至 15 埃或 5 個(gè)原子寬。較現(xiàn)有技術(shù)而言，ALE 可以更 有選擇性地去除部分原子，而不損傷周?chē)Y(jié)構(gòu)。然而，目前的 ALE 設(shè)備距離理想應(yīng)用仍有 一定距離，并不能完全實(shí)現(xiàn)零損壞。此外，其多轉(zhuǎn)換步驟的循環(huán)方式造成刻蝕速率極低，這 在生產(chǎn)應(yīng)用上也是一大弱點(diǎn)。更精確的調(diào)控能力、更低的等離子體流能量、更少的循環(huán)步驟 等都是 ALE 當(dāng)前的發(fā)展方向。


當(dāng)下有什么值得關(guān)注的點(diǎn)？???

首先是邏輯芯片不斷突破，先進(jìn)工藝刻蝕次數(shù)也不斷提升,對(duì)刻蝕設(shè)備的數(shù)量和質(zhì)量提出了更高的要求。

更小的制程是集成電路研發(fā)生產(chǎn)的不懈追求，工藝越先進(jìn)，晶體管柵極寬度納米數(shù)越小，芯片的性能也將隨之提升。當(dāng)前國(guó)際上高端量產(chǎn)芯片從7nm向5nm、3nm甚至更小的尺寸發(fā)展，其核心工藝必須借助刻蝕機(jī)的多次刻蝕來(lái)實(shí)現(xiàn)。據(jù)國(guó)際半導(dǎo)體產(chǎn)業(yè)協(xié)會(huì)測(cè)算，一片7nm集成電路所經(jīng)歷刻蝕工藝140次，較28nm生產(chǎn)所需的40次增加2.5倍。此外，更多的步驟、更小的尺寸以及不同的材料對(duì)刻蝕機(jī)的數(shù)量、精度、重復(fù)性等都提出更高的要求。

對(duì)于中國(guó)大陸邏輯電路制造而言，先進(jìn)制程的主流工藝是FinFET工藝，受制于部分設(shè)備能力，國(guó)內(nèi)先進(jìn)制程的發(fā)展目前還需要依賴多重曝光實(shí)現(xiàn)更小的尺寸，使得刻蝕技術(shù)及相關(guān)設(shè)備的需求數(shù)量和重要性進(jìn)一步提升。除此之外基于金屬硬掩模的雙大馬士革等工藝也提高了刻蝕的難度，相應(yīng)的刻蝕機(jī)制造的難度也隨之增加。

同時(shí)，3DNAND存儲(chǔ)芯片堆疊層數(shù)不斷增長(zhǎng)，涉及的刻蝕步驟繁多，對(duì)設(shè)備的性能及數(shù)量都提出需求。

基于NAND閃存芯片的產(chǎn)品能夠快速處理數(shù)據(jù)，是當(dāng)今存儲(chǔ)卡、USB、固態(tài)硬盤(pán)等數(shù)字?jǐn)?shù)據(jù)存儲(chǔ)方式背后的核心元件。當(dāng)下主流的3DNAND存儲(chǔ)是在垂直層面上增加存儲(chǔ)單元，從而倍數(shù)擴(kuò)張晶圓上的單元數(shù)量，增大存儲(chǔ)容量。

3DNAND的構(gòu)建極大程度上依賴沉積和刻蝕工藝，無(wú)論是已經(jīng)投入量產(chǎn)的64層和128層，還是正在研發(fā)中的超300層3DNAND，都是增加了堆疊的層數(shù)，這對(duì)刻蝕設(shè)備的深寬比提出了要求。

此外在現(xiàn)有技術(shù)下，堆疊層數(shù)越高，重復(fù)工藝次數(shù)越多，溝道孔洞等非重復(fù)性節(jié)點(diǎn)單次操作耗時(shí)更長(zhǎng)，導(dǎo)致部分加工節(jié)點(diǎn)對(duì)刻蝕設(shè)備的需求可隨堆疊層數(shù)的增加而同比例增長(zhǎng)。3DNAND的技術(shù)發(fā)展將為刻蝕設(shè)備的需求帶來(lái)新的增長(zhǎng)動(dòng)力。

在新的自主可控背景下，國(guó)產(chǎn)設(shè)備在內(nèi)資晶圓廠的滲透率正在快速提升，目前替代空間巨大。

刻蝕設(shè)備市場(chǎng)格局高度集中，海外三大廠商寡頭壟斷，占據(jù)總市場(chǎng)份額的90%。根據(jù)華經(jīng)情報(bào)研究院，2022年刻蝕龍頭LamResearch（LRCX、泛林半導(dǎo)體）市場(chǎng)份額占比46.7%。就我國(guó)本土市場(chǎng)而言，據(jù)智研咨詢統(tǒng)計(jì)，現(xiàn)階段中國(guó)刻蝕設(shè)備國(guó)產(chǎn)化率約在20%左右。海外廠商普遍成立時(shí)間較早，在技術(shù)經(jīng)驗(yàn)、客戶資源、生態(tài)體系等方面均有較深積累，國(guó)產(chǎn)廠商均在2000年后成立，且主要客戶均為國(guó)內(nèi)晶圓廠，經(jīng)驗(yàn)資源仍然欠缺。

不過(guò)根據(jù)中國(guó)海關(guān)進(jìn)口數(shù)據(jù)顯示，2017年以來(lái)，刻蝕機(jī)進(jìn)口數(shù)量在2021年達(dá)到巔峰，2022年受到行業(yè)周期以及相關(guān)出口禁令的影響出現(xiàn)下滑，同時(shí)也反映了國(guó)產(chǎn)刻蝕設(shè)備逐漸滿足我國(guó)晶圓廠的生產(chǎn)需求，在出廠數(shù)量和技術(shù)水平上均有所提升。2023年下半年進(jìn)口數(shù)量未見(jiàn)明顯增加但單機(jī)價(jià)格呈現(xiàn)翻倍的增長(zhǎng)，機(jī)構(gòu)判斷進(jìn)口設(shè)備多集中在一些高技術(shù)壁壘高價(jià)值量的工藝環(huán)節(jié)。

并且，已經(jīng)有不少國(guó)產(chǎn)企業(yè)在技術(shù)、訂單方面有較為明顯的突破。

例如，3DNAND工藝中最困難環(huán)節(jié)的高深寬比刻蝕領(lǐng)域，中微公司就自主開(kāi)發(fā)了極高深比刻蝕機(jī)，該設(shè)備用400KHz取代2MHz作為偏壓射頻源，以獲得更高的離子入射能量和準(zhǔn)直性，使得深孔及深槽刻蝕關(guān)鍵尺寸的大小符合規(guī)格。在3DNAND芯片制造環(huán)節(jié)，公司的等離子體刻蝕設(shè)備可應(yīng)用于64層和128層的量產(chǎn)，同時(shí)公司根據(jù)存儲(chǔ)器廠商的需求正在開(kāi)發(fā)新一代設(shè)備，以滿足極高深寬比的刻蝕設(shè)備和工藝。

而應(yīng)用于CVD薄膜沉積、刻蝕等核心環(huán)節(jié)的半導(dǎo)體工藝控制核心射頻電源領(lǐng)域，國(guó)內(nèi)廠商英杰電氣、恒運(yùn)昌、北廣科技與下游設(shè)備廠（中微股份、拓荊科技、北方華創(chuàng)等）共同成長(zhǎng)，在射頻電源產(chǎn)品供應(yīng)方面已實(shí)現(xiàn)批量訂單突破。

其中英杰電氣應(yīng)用于半導(dǎo)體設(shè)備的射頻電源已實(shí)現(xiàn)批量訂單（截至2023年11月29日，已突破9000萬(wàn)元訂單），正呈現(xiàn)逐漸增量的趨勢(shì)。恒運(yùn)昌2019年底公司與沈陽(yáng)拓荊科技有限公司正式簽署了戰(zhàn)略合作備忘錄。2022年6月17日，拓荊科技以自有資金人民幣2000萬(wàn)元向恒運(yùn)昌增資并參股恒運(yùn)昌，增資后持有其3.51%的股份。在PECVD射頻電源領(lǐng)域持續(xù)突破。北方微電子2020年公司以6397萬(wàn)人民幣收購(gòu)北廣科技射頻應(yīng)用技術(shù)相關(guān)資產(chǎn)，提高在射頻電源細(xì)分領(lǐng)域的核心競(jìng)爭(zhēng)力。


選擇比努力重要

在集成電路的制造過(guò)程中，光刻和刻蝕絕對(duì)是屬于重復(fù)性最多、應(yīng)用最廣的兩道工藝，刻蝕設(shè)備的價(jià)值占整個(gè)生產(chǎn)線的比重超過(guò)了20%。

如果將刻蝕進(jìn)行分類(lèi)，主要可以分為干法刻蝕和濕法刻蝕兩類(lèi)，隨著集成電路線寬縮小，濕法刻蝕逐漸無(wú)法滿足刻蝕工藝要求，目前干法刻蝕占據(jù)了超過(guò)90%的市場(chǎng)，遠(yuǎn)遠(yuǎn)把濕法甩在了后面。干法刻蝕機(jī)又可以分為CCP刻蝕機(jī)（電容性耦合）、ICP刻蝕機(jī)（電感性耦合）兩條路線。

從近幾年的刻蝕設(shè)備市場(chǎng)看，2021年的刻蝕設(shè)備的市場(chǎng)規(guī)模接近200億美元，相較于前一年增長(zhǎng)了46%。主要原因是作為周期性行業(yè)，在經(jīng)歷了2019年產(chǎn)業(yè)的整體萎縮后，隨著下游消費(fèi)電子的需求逐漸回暖，產(chǎn)業(yè)開(kāi)始出現(xiàn)回彈，所以呈現(xiàn)出較高增長(zhǎng)。預(yù)計(jì)未來(lái)三年，刻蝕設(shè)備的增速將略高于設(shè)備整體的增速規(guī)模。

有句廣告詞：哪里不會(huì)點(diǎn)哪里。對(duì)于刻蝕機(jī)這種高投入、高技術(shù)門(mén)檻的行業(yè)，當(dāng)然更應(yīng)該哪里是技術(shù)發(fā)展的前沿，就應(yīng)該追尋哪里，畢竟開(kāi)弓沒(méi)有回頭箭。當(dāng)前，由于先進(jìn)工藝芯片加工使用的光刻機(jī)受到波長(zhǎng)限制，需要結(jié)合刻蝕和薄膜設(shè)備，這里會(huì)使用到多重模板工藝，就意味著：

要進(jìn)一步提升刻蝕及相關(guān)設(shè)備的技術(shù)水平；

刻蝕步驟數(shù)量將大幅增加，意味著刻蝕設(shè)備的市場(chǎng)需求數(shù)量持續(xù)增長(zhǎng)。

ICP刻蝕機(jī)（電感性耦合）作為低能離子刻蝕技術(shù)，對(duì)刻蝕結(jié)構(gòu)表面損傷更小，這兩年的市場(chǎng)份額也提升得很快，市場(chǎng)占比已經(jīng)超過(guò)了60%，這或許是一個(gè)結(jié)構(gòu)性的機(jī)會(huì)。


差距縮小，但不可松懈

從目前的市場(chǎng)競(jìng)爭(zhēng)格局來(lái)看，不同細(xì)分市場(chǎng)有不同的領(lǐng)軍者。在導(dǎo)體刻蝕市場(chǎng)市場(chǎng)，Lam（泛林半導(dǎo)體）一家獨(dú)大，長(zhǎng)期全球市占率超過(guò) 50%。在介質(zhì)刻蝕市場(chǎng)，TEL的市場(chǎng)份額同樣超過(guò)了全部市場(chǎng)的一半。

以泛林半導(dǎo)體為例，除了現(xiàn)有的刻蝕工藝，其也在積極布局前沿的全新選擇性刻蝕設(shè)備，應(yīng)該很快將用于3D DRAM等先進(jìn)存儲(chǔ)器應(yīng)用程序的開(kāi)發(fā)，助力整個(gè)產(chǎn)業(yè)向著“更快更強(qiáng)”進(jìn)發(fā)。

國(guó)內(nèi)的領(lǐng)頭羊中微公司經(jīng)歷了近20年的發(fā)展，國(guó)內(nèi)28nm以上制程基本可以全覆蓋，宣布掌握了5nm的刻蝕機(jī)技術(shù)，已完成超100多個(gè)ICP的工藝驗(yàn)證，目前也處于放量期。

而從上游零部件來(lái)看，刻蝕設(shè)備零件品類(lèi)多，除了金屬加工零件外，其他部件都較為依賴進(jìn)口。雖然說(shuō)刻蝕機(jī)本身能實(shí)現(xiàn)大制程的國(guó)產(chǎn)替代，但是一方面，上游的零部件仍可能成為被“卡脖子”的對(duì)象，這也需要上游零部件玩家的共同努力，另一方面，用于存儲(chǔ)元件立體堆疊的刻蝕設(shè)備等仍成為發(fā)達(dá)國(guó)家進(jìn)行出口管制的重點(diǎn)對(duì)象。