摩爾定律由英特爾聯(lián)合創(chuàng)辦人兼執(zhí)行長(zhǎng)高登. 摩爾（Gordon Moore）于1970年首次提出，稱隨著新制程密度不斷提高，芯片的晶體管數(shù)量將每?jī)赡攴槐?，但由于半?dǎo)體產(chǎn)業(yè)的發(fā)展速度在一定程度上落后摩爾定律趨勢(shì)，因此包括英偉達(dá)執(zhí)行長(zhǎng)黃仁勛在內(nèi)的許多人都說(shuō)摩爾定律已死。

Pat Gelsinger自從 2021 年接任英特爾執(zhí)行長(zhǎng)后，一直強(qiáng)調(diào)摩爾定律仍然有效，甚至認(rèn)為英特爾至少在 2031 年前都可超越摩爾定律速度，并推廣「超級(jí)摩爾定律」（Super Moore's Law），即利用 2.5D 和 3D 芯片封裝技術(shù)（如Foveros）提高晶體管數(shù)量的策略，英特爾常稱此為摩爾定律2.0。

Gelsinger 近日在麻省理工學(xué)院（MIT）演講中，被問(wèn)及摩爾定律的潛在終結(jié)，他表示：“我們已經(jīng)宣布摩爾定律死亡已經(jīng)約 30、40 年。我們不再處于摩爾定律的黃金時(shí)代，現(xiàn)在要難得多，所以可能更接近每三年翻一倍，也看到速度放緩?！?/span>

Gelsinger表示，盡管摩爾定律明顯放緩，但英特爾到2030年仍能制造出1萬(wàn)億個(gè)晶體管的芯片，而目前單個(gè)封裝上最大的芯片約有1,000億個(gè)晶體管。也因此，新型RibbonFET晶體管、PowerVIA電源傳輸、下一代工藝和3D芯片堆棧，將使這四件事成為可能。

不過(guò)Gelsinger也承認(rèn)，摩爾定律面臨經(jīng)濟(jì)性挑戰(zhàn)，7、8年前，一座現(xiàn)代化的晶圓廠約需要100億美元，現(xiàn)在成本成長(zhǎng)至200億美元，經(jīng)濟(jì)方面已經(jīng)出現(xiàn)不同變化。


摩爾定律激發(fā)芯片的不斷進(jìn)化？

1975年以后，芯片繼續(xù)按照摩爾設(shè)定的節(jié)奏前進(jìn)，然而每過(guò)一段時(shí)間就會(huì)遇到新的障礙，從而陷入止步不前的局面。

在20世紀(jì)70年代中期以前，業(yè)界一直廣泛地使用貝爾實(shí)驗(yàn)室在20世紀(jì)50年代發(fā)明的擴(kuò)散法來(lái)制造晶體管。但是隨著MOS場(chǎng)效晶體管的柵極越來(lái)越短，用擴(kuò)散法制造源極和漏極時(shí)越來(lái)越難以對(duì)準(zhǔn)。當(dāng)晶體管尺寸繼續(xù)減小，簡(jiǎn)便易行的擴(kuò)散法也難以為繼。這時(shí)離子注入法出手了，它大幅地提高了加工對(duì)準(zhǔn)的精度，并替代了擴(kuò)散法。

20世紀(jì)70年代，當(dāng)濕法刻蝕達(dá)到極限后，等離子干法刻蝕接過(guò)了接力棒。手工設(shè)計(jì)大規(guī)模集成電路變得繁雜且不可行后，電子設(shè)計(jì)自動(dòng)化（簡(jiǎn)稱EDA）工具不失時(shí)機(jī)地登上了舞臺(tái)。

到了20世紀(jì)80年代，處理器芯片中的晶體管數(shù)量已經(jīng)達(dá)到幾十萬(wàn)個(gè)，當(dāng)時(shí)芯片中普遍使用NMOS場(chǎng)效晶體管，功耗增大，芯片發(fā)熱嚴(yán)重。沉寂了20年的低功耗CMOS場(chǎng)效晶體管終于派上了用場(chǎng)，逐漸成為半導(dǎo)體器件的主流，一直到今天。

當(dāng)1997年晶體管特征尺寸減小到250納米時(shí)，傳統(tǒng)的i線（365納米）紫外光已達(dá)到了極限，人們發(fā)明了248納米的深紫外光（簡(jiǎn)稱DUV）。

同一年，鋁互連線發(fā)熱過(guò)大，信號(hào)延遲太久，難以為繼，業(yè)界終于推出了銅互連線技術(shù)，從而解決了發(fā)熱和延遲問(wèn)題，挽救了摩爾定律。

進(jìn)入新世紀(jì)，2003年晶體管到達(dá)90納米節(jié)點(diǎn)時(shí)，193納米的DUV及時(shí)出手了。

到了2009年，193納米到達(dá)極限時(shí)，浸沒(méi)式的DUV光刻法出現(xiàn)了，使得摩爾定律從45納米起多延續(xù)了7代，“續(xù)命”到7納米。

此后，光刻再一次遇到障礙，2018年波長(zhǎng)13.5納米的極紫外光（簡(jiǎn)稱EUV）接過(guò)了接力棒，成了5納米及以下工藝的光刻技術(shù)。

2011年，平面MOS場(chǎng)效晶體管的漏電流非常嚴(yán)重，造成了極大的耗電，此時(shí)立體的鰭式場(chǎng)效晶體管（簡(jiǎn)稱FinFET）登場(chǎng)了，它有效地減少了電流泄漏，繼續(xù)延長(zhǎng)了摩爾定律的有效性。

就這樣，每次摩爾定律到了危急時(shí)刻，人們的潛能就會(huì)被激發(fā)出來(lái)，發(fā)明出新的技術(shù)，讓摩爾定律獲得新的驗(yàn)證。

如果我們把摩爾定律分成若干段，每一段都是S曲線。每隔十年左右，它就會(huì)遇到一個(gè)較大的瓶頸，而這時(shí)就會(huì)有一個(gè)新技術(shù)出現(xiàn)，從而讓摩爾定律突破瓶頸并繼續(xù)獲得驗(yàn)證。到了下一個(gè)十年，原有技術(shù)遇到了新的瓶頸，又會(huì)有新技術(shù)來(lái)實(shí)現(xiàn)突破。S曲線一開(kāi)始大都平緩低矮，然后突然陡峭上升，這就是新生事物的威力。

與其說(shuō)摩爾定律是一個(gè)定律，不如說(shuō)是一種信仰。正是這種“不待證明而相信”的信仰，推動(dòng)著摩爾定律不斷獲得驗(yàn)證。摩爾定律展示的不是永恒不變的物理定律，而是人的想象力和創(chuàng)造力在不同階段所能達(dá)到的極限。

從20世紀(jì)60年代初有不到10個(gè)元件的小規(guī)模集成電路（簡(jiǎn)稱SSI）到1968年之前的有10——500個(gè)元件的中規(guī)模集成電路（簡(jiǎn)稱MSI），再?gòu)?971年之前的有500——20000個(gè)元件的大規(guī)模集成電路到1980年有20000——100萬(wàn)個(gè)元件的超大規(guī)模集成電路（簡(jiǎn)稱VLSI），直至更大規(guī)模的特大規(guī)模集成電路（簡(jiǎn)稱ULSI）。

在摩爾定律的驅(qū)動(dòng)下，芯片的晶體管數(shù)量不斷攀升。1997年日立公司(Hitachi Limited)的“SH-4”芯片有超過(guò)1000萬(wàn)個(gè)晶體管，2006年英特爾的“安騰2”處理器有17.2億個(gè)晶體管，2017年高通公司的“Centriq 2400”芯片有180億個(gè)晶體管，2022年蘋果發(fā)布的“M1 Ultra”芯片晶體管數(shù)量更是達(dá)到了1140億個(gè)。

2023年蘋果發(fā)布的M3 芯片搭載 250 億個(gè)晶體管，M3 Pro 芯片搭載 370 億個(gè)晶體管和一塊 18 核圖形處理器，M3 Max 芯片中的晶體管數(shù)量增加到 920 億個(gè)。


超越摩爾定律

如今，面臨摩爾定律的限制，我們將如何看待芯片技術(shù)的未來(lái)發(fā)展呢？

首先，處理器核心的數(shù)量正在增加。隨著單核處理器性能提升的速度放緩，芯片設(shè)計(jì)者開(kāi)始增加更多的處理器核心到單個(gè)芯片中。這種多核處理器可以并行處理任務(wù)，提高整體性能。AMD的Ryzen系列和英特爾的i9系列處理器就是多核處理器的典型代表。然而，雖然硬件性能得到提升，這種并行計(jì)算的架構(gòu)也帶來(lái)了新的挑戰(zhàn)，即如何有效地編寫軟件以利用這些并行的硬件資源。在這個(gè)領(lǐng)域，我們已經(jīng)看到了一些重要的發(fā)展，比如CUDA和OpenMP等并行計(jì)算的編程模型和工具，它們?yōu)槌绦騿T提供了有效利用多核處理器的方式。

其次，3D集成電路的技術(shù)正在嶄露頭角。傳統(tǒng)的芯片設(shè)計(jì)是平面的，但現(xiàn)在的技術(shù)越來(lái)越能夠支持垂直堆疊電路，形成3D集成電路。比如，臺(tái)積電和三星已經(jīng)商用了堆疊的3D NAND閃存技術(shù)。通過(guò)在垂直方向上堆疊電路，可以顯著提高芯片的密度和性能，同時(shí)減少能耗。然而，3D集成電路的生產(chǎn)過(guò)程復(fù)雜，需要解決散熱問(wèn)題，以及通過(guò)電路層間連接（通孔）的設(shè)計(jì)和制造問(wèn)題。這些挑戰(zhàn)需要我們?cè)诓牧峡茖W(xué)、熱力學(xué)和電氣工程等多個(gè)領(lǐng)域進(jìn)行突破。

再者，新材料和制程技術(shù)的研發(fā)也在全力進(jìn)行中。例如，硅已經(jīng)逐漸接近其物理極限，研究者正在尋找新的半導(dǎo)體材料（如碳納米管和石墨烯）以替代或補(bǔ)充硅。在這方面，IBM的研究團(tuán)隊(duì)在2014年就已經(jīng)展示了一款基于碳納米管的計(jì)算機(jī)芯片原型。而新的制程技術(shù)，如極紫外（EUV）光刻也正在被用于制造更小尺寸的晶體管。荷蘭的ASML公司在這一領(lǐng)域是領(lǐng)軍者，其EUV光刻機(jī)已被全球許多領(lǐng)先的半導(dǎo)體制造商所采用。

此外，量子計(jì)算和神經(jīng)形態(tài)計(jì)算也是未來(lái)計(jì)算技術(shù)的重要方向。量子計(jì)算利用量子力學(xué)的特性（如疊加和糾纏）來(lái)進(jìn)行信息處理，它有潛力在某些問(wèn)題上超越傳統(tǒng)計(jì)算機(jī)的性能。谷歌、IBM和微軟等科技巨頭都在量子計(jì)算領(lǐng)域投入了大量的研發(fā)資源，短期內(nèi)可能不會(huì)商用，但其在未來(lái)可能帶來(lái)的顛覆性變革已經(jīng)引起了全世界的關(guān)注。而神經(jīng)形態(tài)計(jì)算則試圖模仿人腦的工作機(jī)制，其設(shè)計(jì)更加類似于大腦的神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，這使得它們?cè)谔幚砟Ｊ阶R(shí)別和學(xué)習(xí)任務(wù)時(shí)能更有效地使用能源。IBM的TrueNorth芯片和Intel的Loihi芯片都是神經(jīng)形態(tài)芯片的代表。

然而，所有這些新技術(shù)的發(fā)展都面臨著各種挑戰(zhàn)。新的計(jì)算模型需要新的編程語(yǔ)言和工具，新的材料和制程技術(shù)需要解決可靠性和制造問(wèn)題，新的芯片架構(gòu)需要解決熱管理和電源管理問(wèn)題，新的系統(tǒng)設(shè)計(jì)需要解決兼容性和集成性問(wèn)題。這些挑戰(zhàn)需要我們?cè)诙鄠€(gè)領(lǐng)域進(jìn)行突破，包括計(jì)算機(jī)科學(xué)、電氣工程、物理、材料科學(xué)、生物學(xué)等。