英特爾宣布2024年首季起，制造部門將獨(dú)立營運(yùn)，全力沖刺代工業(yè)務(wù)，三星電子前段時(shí)間發(fā)布第二代3nm工藝，兩大巨頭都想和臺積電一爭高下。而臺積電這邊，始終維持領(lǐng)先，2nm訂單已經(jīng)開始和客戶洽談。


2nm晶圓廠競爭加入一匹黑馬

9月1日，Rapidus在北海道的IIM-1晶圓工廠破土動工，并將開啟新一輪招聘潮。

Rapidus是一家由日本政府支持的晶圓代工廠，成立于一年多前，旨在與臺積電、三星電子和英特爾等業(yè)內(nèi)領(lǐng)先企業(yè)競爭。該公司的目標(biāo)是：于2025年初開始試產(chǎn)，并到2027年以2納米制程技術(shù)為基礎(chǔ)批量生產(chǎn)芯片。

在IIM-1新工廠奠基儀式上，該公司透露，他們已經(jīng)雇傭了200多名員工，以使該工廠能夠如期上線。

Rapidus此次表示，計(jì)劃在2024年12月安裝芯片設(shè)備，并開始測試生產(chǎn)，目標(biāo)是在四年內(nèi)批量生產(chǎn)2納米芯片。

Rapidus公司總裁Atsuyoshi Koike在儀式后的發(fā)布會上稱，在海外合作伙伴和國內(nèi)設(shè)備制造商的支持下，這一目標(biāo)“雖艱巨但可行”。他同時(shí)補(bǔ)充道，“這是千年一遇的機(jī)會。這樣的機(jī)會不會再來了。”

Rapidus與臺積電和三星競爭并不容易。后者兩家公司的晶圓廠已經(jīng)在生產(chǎn)基于各自3nm工藝節(jié)點(diǎn)的芯片，預(yù)計(jì)將于2025年開始將2nm工藝技術(shù)推向市場。

此前報(bào)道稱，岸田文雄政府已承諾向Rapidus提供數(shù)十億美元的補(bǔ)貼，以支持日本國內(nèi)芯片生產(chǎn)，幫助日本重新獲得半導(dǎo)體領(lǐng)域的領(lǐng)導(dǎo)地位。


2nm報(bào)價(jià)接近2.5萬美元

據(jù)臺媒電子時(shí)報(bào)報(bào)道，有IC設(shè)計(jì)業(yè)者表示，臺積電不僅3納米大單幾乎通吃，2納米也開始展開合作洽談。價(jià)格方面，盡管半導(dǎo)體產(chǎn)業(yè)處于逆風(fēng)，臺積電仍強(qiáng)勢再漲，進(jìn)入7納米以下先進(jìn)制程世代后，晶圓代工報(bào)價(jià)其實(shí)愈來愈貴。

IC設(shè)計(jì)業(yè)者表示，臺積電3納米價(jià)格維持2萬美元上下， 2納米價(jià)格逼近2.5萬美元，計(jì)劃2025年量產(chǎn)。5/4納米約1.6萬美元，7/6納米每片晶圓報(bào)價(jià)翻倍沖上近1萬美元。

IC設(shè)計(jì)業(yè)者透露，由于三星、英特爾數(shù)年內(nèi)難以彎道超車，芯片業(yè)者幾乎只能在臺積電投片，在供貨與議價(jià)上居于下風(fēng)，能有折扣優(yōu)惠的是最大客戶蘋果，或是規(guī)模夠大的訂單。

有業(yè)內(nèi)人士表示，進(jìn)入7nm制程節(jié)點(diǎn)后，先進(jìn)工藝的報(bào)價(jià)就越來越高，臺積電6/7nm代工價(jià)接近1萬美元，4/5nm代工價(jià)約1.6萬美元，3nm代工價(jià)更是達(dá)到了2萬美元，而且能拿到折扣優(yōu)惠的除了最大客戶蘋果，只有個別訂單規(guī)模足夠大的廠商。雖然不斷傳出良品率和效能問題，不過臺積電有著供貨和議價(jià)的優(yōu)勢，許多IC設(shè)計(jì)公司最終也只能“閉眼下單”。目前有足夠資金和產(chǎn)品需求在2/3nm制程節(jié)點(diǎn)下單的客戶越來越少，且這些客戶都與臺積電建立了長期合作關(guān)系。

按照臺積電的時(shí)間表，N2工藝預(yù)計(jì)在2024年末做好風(fēng)險(xiǎn)生產(chǎn)的準(zhǔn)備，并在2025年末進(jìn)入大批量生產(chǎn)，客戶在2026年就能收到首批2nm芯片。與3nm制程節(jié)點(diǎn)一樣，預(yù)計(jì)臺積電同樣會拿下大部分大型芯片設(shè)計(jì)公司的訂單，從2024年起迎來新一波增長。

有IC設(shè)計(jì)從業(yè)人員稱，臺積電代工報(bào)價(jià)不斷創(chuàng)新高，加上通貨膨脹的壓力等因素，這些成本都會轉(zhuǎn)嫁到下游客戶，反映在終端設(shè)備的價(jià)格上。近年來，包括蘋果iPhone和英偉達(dá)GPU等各種新品的價(jià)格不斷提升，這種高定價(jià)的策略已經(jīng)很難回頭。


先進(jìn)制程芯片成本為啥這么貴？

根據(jù)芯片的制造流程，可以分為主產(chǎn)業(yè)鏈和支撐產(chǎn)業(yè)鏈：主產(chǎn)業(yè)鏈包括芯片設(shè)計(jì)、制造和封測；支撐產(chǎn)業(yè)鏈包括IP、EDA、裝備和材料等。其中，高昂的成本主要由人力與研發(fā)費(fèi)用、流片費(fèi)用、IP和EDA工具授權(quán)費(fèi)等幾部分組成。同時(shí)芯片制造環(huán)節(jié)涉及到的晶圓廠投資、晶圓制造以及相關(guān)設(shè)備成本也將會分?jǐn)偟叫酒w成本之中。工藝制程越先進(jìn)，成本更是隨之提高。


晶圓代工成本

根據(jù)CEST的模型，在5nm節(jié)點(diǎn)上構(gòu)建的單個300mm晶圓的成本約為16988美元，在7nm節(jié)點(diǎn)上構(gòu)建的類似晶圓成本為9346美元?？梢钥吹?，相同尺寸晶圓，5nm工藝節(jié)點(diǎn)相比7nm每片晶圓代工售價(jià)高7000多美元。

從中可以推斷出，在3nm節(jié)點(diǎn)上構(gòu)建的晶圓成本或?qū)⑦_(dá)到3萬美元左右，晶圓代工成本將進(jìn)一步提高。

另一組數(shù)據(jù)也對此進(jìn)行了印證，成本價(jià)格在很大程度上取決于芯片制程和晶圓尺寸的不同。IC Insights提供的數(shù)據(jù)顯示，每片0.5μ 200mm晶圓代工收入（370美元）與≤20nm 300mm晶圓的代工收入（6050美元）之間相差超過16倍。即使同樣是在300mm晶圓尺寸下，≤20nm 相比28nm工藝，成本相差也達(dá)到一倍。

可見，隨著工藝節(jié)點(diǎn)的提升，晶圓代工成本隨之大幅度提升。

此外，除了晶圓廠建設(shè)和代工費(fèi)用，晶圓制造廠商的日常運(yùn)營投入也不低（當(dāng)然，此部分已經(jīng)均攤到了代工成本里面）。

臺積電企業(yè)社會責(zé)任報(bào)告書中的數(shù)據(jù)顯示，2019年臺積電全球能源消耗量達(dá)到143.3億度，作為對比，2019年深圳市1343.88萬常住人口的全年居民用電為146.64億度。由此可見，臺積電一年消耗的電量有多么巨大。

而且，精度越高的工藝，或精度越高的光刻設(shè)備，所需電量還會成正比增長。據(jù)臺媒報(bào)道，以5nm為例，臺積電5nm芯片大規(guī)模量產(chǎn)之際，公司單位產(chǎn)品用電量相比2019年上漲了17.9%。

掩膜（Mask）成本

掩膜版又稱光罩、光掩膜等，是微電子制造過程中的圖形轉(zhuǎn)移工具或母版，其功能類似于傳統(tǒng)照相機(jī)的“底片”，根據(jù)客戶所需要的圖形，通過光刻制版工藝，將微米級和納米級的精細(xì)圖案刻制于掩膜版基板上，是承載圖形設(shè)計(jì)和工藝技術(shù)等內(nèi)容的載體。

據(jù)IBS數(shù)據(jù)顯示，在16/14nm制程中，所用掩膜成本在500萬美元左右，到7nm制程時(shí)，掩膜成本迅速升至1500萬美元。

又從臺積電（IEDM 2019）了解到，從10nm到5nm，隨著EUV光刻技術(shù)的應(yīng)用，掩膜使用數(shù)量有所減少，5nm與10nm制程中掩膜使用數(shù)量相差不多。

但是，在掩膜數(shù)量基本持平的情況下，更先進(jìn)的制程工藝使得掩膜總成本提升，能側(cè)面反映出掩膜平均成本在不斷升高。

再反映到芯片成本上，每片CPU的掩膜成本等于掩膜總成本/總產(chǎn)量。如果總體產(chǎn)量小，芯片的成本會因?yàn)檠谀こ杀径^高；如果產(chǎn)量足夠大，比如每年出貨以億計(jì)，掩膜成本被巨大的產(chǎn)量分?jǐn)?，可以使每塊CPU的掩膜成本大幅降低，使擁有“更貴的制程工藝+更大的產(chǎn)量”屬性的CPU，比“便宜的制程工藝+較小的產(chǎn)量”的CPU成本更低。

可以預(yù)見，到3nm時(shí)，掩膜成本預(yù)計(jì)將會再度攀升，進(jìn)一步增加芯片成本。


EUV光刻機(jī)

光刻機(jī)作為芯片制造階段最核心的設(shè)備之一，負(fù)責(zé)“雕刻”電路圖案，其精度決定了制程的精度，其原理是把設(shè)計(jì)好的芯片圖案印在掩膜上，接著用激光光束穿過印著圖案的掩膜和光學(xué)鏡片，將芯片圖案曝光在帶有光刻膠涂層的硅片上，最終將掩膜上的圖案轉(zhuǎn)移到芯片光刻膠涂層上。

隨著工藝制程的發(fā)展，到7nm及更先進(jìn)的技術(shù)節(jié)點(diǎn)時(shí)，需要波長更短的極紫外（EUV）光刻技術(shù)來實(shí)現(xiàn)更小的制程。荷蘭ASML是全球唯一有能力制造EUV光刻機(jī)的廠商。

臺積電在7nm+時(shí)引入了EUV設(shè)備，但層數(shù)相對有限；6nm增加了EUV層并優(yōu)化了PDK（工藝設(shè)計(jì)工具包）；5nm具有完全EUV能力。隨著芯片面向3nm及更先進(jìn)的工藝，芯片制造商將需要一種高數(shù)值孔徑EUV（high-NA EUV）的EUV光刻新技術(shù)。據(jù)ASML財(cái)報(bào)顯示，他們正在研發(fā)采用high-NA技術(shù)的下一代EUV光刻機(jī)，有更高的數(shù)值孔徑、分辨率和覆蓋能力，較當(dāng)前的EUV光刻機(jī)將提高70%。

但EUV光刻機(jī)的價(jià)格一直以來十分昂貴，2018年，中芯國際和ASML簽訂了訂購協(xié)議，以1.2億美元的價(jià)格訂購了一臺EUV光刻機(jī)。這一價(jià)格與PHOTRONICS披露的EUV光刻機(jī)價(jià)格基本吻合。

從ASML最新公布的2021年第二季度財(cái)報(bào)來看，截止2021年7月4日，ASML今年出貨EUV光刻機(jī)16臺，銷售額達(dá)到24.561億歐元，平均每臺EUV光刻機(jī)價(jià)格高達(dá)1.535億歐元。

再結(jié)合ASML歷年（2018/2019/2020三年）財(cái)報(bào)數(shù)據(jù)，能夠看到ASML的EUV光刻機(jī)單從1.045億歐元到1.44億歐元，價(jià)格逐年攀升。

一臺EUV光刻機(jī)售價(jià)超過1億美元，而且還相當(dāng)不好買。ASML每推出一代EUV光刻機(jī)，新設(shè)備的生產(chǎn)能力在穩(wěn)步提升，但價(jià)格自然更高。據(jù)披露，ASML第二代EUV光刻機(jī)將會是NXE:5000系列，進(jìn)一步提高光刻精度，原計(jì)劃2023年問世，現(xiàn)推遲到2025-2026年，而價(jià)格預(yù)計(jì)將突破3億美元。

當(dāng)然，除了價(jià)格最貴的EUV光刻機(jī)之外，沉積、刻蝕、清洗、封裝等環(huán)節(jié)所采用的設(shè)備和材料也價(jià)格不菲，且成本都在隨著工藝制程向前發(fā)展不斷提高。


研發(fā)&人力成本

先進(jìn)制程不僅需要巨額的建設(shè)成本，高昂的研發(fā)和人力費(fèi)用也提高了設(shè)計(jì)企業(yè)的門檻。

芯片設(shè)計(jì)包含電路設(shè)計(jì)、版圖設(shè)計(jì)和光罩制作等，需要考慮多方面因素和知識結(jié)構(gòu)。以大家較為熟悉的5G SoC為例，行業(yè)廠商能夠集成自研的獨(dú)立AI處理單元APU，多模通訊基帶、相機(jī)ISP、各種控制開關(guān)、微核等多個自研模塊。這部分成本很難具體估算，屬于長期的研發(fā)成果，但投入力度從人力成本中可見一斑。

人力成本是研發(fā)成本的重要部分，項(xiàng)目開發(fā)效率和質(zhì)量與工程師數(shù)量和水平相關(guān)，國內(nèi)資深芯片設(shè)計(jì)工程師年薪一般在50-100萬元之間。據(jù)了解，賽靈思在研發(fā)代號Everest的7nm工藝的FPGA芯片時(shí)提到，費(fèi)時(shí)4年，動用了1500名工程師才開發(fā)成功，項(xiàng)目耗資超過10億美元。FPGA芯片已經(jīng)如此，更復(fù)雜的高端CPU、GPU芯片所需要的投資更是巨額數(shù)字，英偉達(dá)開發(fā)Xavier動用了2000個工程師，開發(fā)費(fèi)用已達(dá)20億美金。

芯片的開發(fā)成本取決于芯片尺寸、芯片類型等，有業(yè)內(nèi)人士表示，最昂貴的設(shè)計(jì)（例如某些高端 CPU）比IBS提供的數(shù)據(jù)要高，但其他設(shè)計(jì)（例如某些ASIC）則要比IBS數(shù)據(jù)低得多。綜合來看，隨著芯片設(shè)計(jì)種類和形態(tài)千差萬別，且正在不斷發(fā)生變化，難以預(yù)測其具體成本。

另一方面，晶體管架構(gòu)轉(zhuǎn)向GAA，也在增加芯片成本。

當(dāng)前隨著深寬比不斷拉高，F(xiàn)inFET逼近物理極限，為了制造出密度更高的芯片，環(huán)繞式柵極晶體管（GAAFET）成為新的技術(shù)選擇。因此，晶體管結(jié)構(gòu)從FinFET走向GAA，成為摩爾定律續(xù)命的關(guān)鍵。

三星、臺積電、英特爾均引入GAA技術(shù)的研究，其中三星已經(jīng)先一步將GAA用于3nm芯片設(shè)計(jì)。然而GAA當(dāng)下還面臨包括n/p不平衡、底部板的有效性、內(nèi)部間隔、柵極長度控制和器件覆蓋等在內(nèi)的各種挑戰(zhàn)。

在科技變革的過程中，新的技術(shù)需要更多時(shí)間來開發(fā)，在各環(huán)節(jié)需要新的技術(shù)和設(shè)備，這一切都在加大芯片開發(fā)的成本。


EDA成本

EDA涵蓋了集成電路設(shè)計(jì)、驗(yàn)證和仿真等所有流程，芯片的用途、規(guī)格、特性、制成工藝幾乎全都在這個階段完成。利用EDA工具可設(shè)計(jì)得到極其復(fù)雜的電路圖，從而制造出功能強(qiáng)大的芯片。

根據(jù)ESD Alliance數(shù)據(jù)顯示，2020年EDA全球市場規(guī)模114.67億美元，相對于幾千億美元的芯片市場來說占比較小，但EDA對芯片設(shè)計(jì)的效率和成本都起著至關(guān)重要的作用。

EDA是一個市場規(guī)模雖然小但技術(shù)流程很長的產(chǎn)業(yè)，需要種類繁多的軟硬件工具相互配合從而形成工具鏈，以EDA巨頭Synopsys為例，其完整覆蓋芯片全設(shè)計(jì)流程的工具鏈號稱有500多種。從Synopsys和Cadence的財(cái)報(bào)來看，2020年?duì)I收分別為36.9、26.8億美元，兩家公司每年花費(fèi)在研發(fā)上的投入達(dá)到35%以上，Synopsys的研發(fā)費(fèi)用更是達(dá)到驚人的十億美金級別，EDA 軟件的研發(fā)成本正在加速提升。

根據(jù)Synopsys 最新財(cái)報(bào)來數(shù)據(jù)，2021年第二季度營收10.243億美元，半導(dǎo)體和系統(tǒng)設(shè)計(jì)，包括EDA工具、IP產(chǎn)品、系統(tǒng)集成解決方案和相關(guān)服務(wù)；軟件完整性，包括用于軟件開發(fā)的安全和質(zhì)量解決方案等。EDA營收達(dá)到5.876億美元，占比在57%左右。

據(jù)網(wǎng)上數(shù)據(jù)，20人的研發(fā)團(tuán)隊(duì)設(shè)計(jì)一款芯片所需要的EDA工具采購費(fèi)用在100萬美元／年（包括EDA和LPDDR等IP購買成本）。從EDA的行業(yè)屬性及高昂的研發(fā)投入能夠預(yù)測，待到3nm制程時(shí)，EDA工具授權(quán)費(fèi)自然更是不菲。

IP授權(quán)成本

半導(dǎo)體IP是指在集成電路設(shè)計(jì)中那些已驗(yàn)證、可復(fù)用、具有某種確定功能和自主知識產(chǎn)權(quán)功能的設(shè)計(jì)模塊，芯片公司可以通過購買IP實(shí)現(xiàn)某個特定功能（例如ARM的Cortex系列CPU、Mali系列GPU IP授權(quán)等，其他小的模塊也要購買，如音視頻編解碼器、DSP、NPU...等），這種類似“搭積木”的開發(fā)模式可大大縮短芯片的開發(fā)周期，在降低芯片設(shè)計(jì)難度的同時(shí)提高性能和可靠性。

芯片設(shè)計(jì)主要由于芯片核心的底層架構(gòu)（知識產(chǎn)權(quán)和技術(shù)壁壘）被掌握在少數(shù)廠商手中，專利費(fèi)可能達(dá)到設(shè)計(jì)成本的50%以上。據(jù)了解，ARM在過去通常要求客戶選擇一種特定的芯片設(shè)計(jì)方案，并預(yù)先為其支付授權(quán)許可費(fèi)。這種模式一般都需要廠商一次性花費(fèi)數(shù)百萬美元才能被允許使用（具體金額取決于所授權(quán)技術(shù)的復(fù)雜程度，通常在100萬美元到1000萬美元之間），同時(shí)在芯片投產(chǎn)之后再以芯片最終售價(jià)的1%-3%向IP廠商支付版稅。

另一方面，根據(jù)Synopsys和Cadence業(yè)績數(shù)據(jù)，Synopsys公司IP和系統(tǒng)集成部份營收占比從2017年的28%提升至2020年的33%，達(dá)到1202.6萬美元；Cadence公司IP部分占比從2016年的11%提升至2020年的 14%。

可見，IP作為技術(shù)含量最高的價(jià)值節(jié)點(diǎn)，隨著芯片制程越來越先進(jìn)，芯片價(jià)格的提升，IP研發(fā)難度和授權(quán)費(fèi)用也將隨之升高。


2024~2025年，四大廠商決戰(zhàn)2納米

目前在2nm芯片上競爭的廠商主要是臺積電、三星、英特爾、Rapidus四家，從量產(chǎn)時(shí)間點(diǎn)看，決戰(zhàn)2納米就在2024~2025年。

臺積電方面，近日其組建了2nm任務(wù)團(tuán)沖刺2nm試產(chǎn)及量產(chǎn)，預(yù)計(jì)可在明年實(shí)現(xiàn)風(fēng)險(xiǎn)性試產(chǎn)，并與2025年量產(chǎn)。此前臺積電中科2nm廠延期，臺積電直接將高雄廠切入2nm，組建團(tuán)隊(duì)沖刺量產(chǎn)也是看到了目前2nm在人工智能風(fēng)口下的商機(jī)。

蘋果及英偉達(dá)等芯片大廠都對臺積電2nm制程保持關(guān)注，此前黃仁勛曾表態(tài)，未來新一代服務(wù)器芯片將會全面采用臺積電2nm制程。而其他競爭廠商也都于今年在2nm項(xiàng)目上摩拳擦掌。臺積電自然不會輕易讓出在2nm的話語權(quán)，目前臺積電2nm節(jié)點(diǎn)改用GAA納米片晶體管架構(gòu)，在N2的良率和性能上都取得了“扎實(shí)的進(jìn)展”，并預(yù)計(jì)2025年投入生產(chǎn)時(shí)，在相同功率下速度將比N3E提高15%，或者在相同速度下功耗最多可降低30%。如果進(jìn)展順利，蘋果和英偉達(dá)將成為臺積電2nm的首批客戶。

三星同樣不甘示弱，在今年的第7屆三星晶圓代工論壇上，三星官宣將于2025年實(shí)現(xiàn)應(yīng)用在移動領(lǐng)域2nm工藝的量產(chǎn)，于2026和2027分別擴(kuò)展到HPC及汽車電子。

這不是三星首次對外公布2nm計(jì)劃，此前三星半導(dǎo)體業(yè)務(wù)總裁Kyung Kye-hyun也曾公開表示以下觀點(diǎn)，“三星將在2nm工藝中趕超臺積電成為客戶的首選”，“三星將2nm工藝視為超越臺積電重返領(lǐng)先先進(jìn)制程地位的關(guān)鍵”。

三星有如此底氣的原因在于其在GAA技術(shù)有著扎實(shí)的積累。此前三星先進(jìn)制程已經(jīng)受制于良率較低，今年年中以后，業(yè)界傳來消息，三星4nm良率水平追平臺積電，3nm良率提至60%以上。并且以后還將更高。由此看三星實(shí)力不可小覷。根據(jù)三星的評估，2nm工藝比目前的3nm工藝，面積將減少5%、性能提高12%、功效提高25%。

英特爾方面，其中國區(qū)總裁兼董事長王銳在今年三月的一次活動中表示，公司已完成Intel 18A（1.8nm）和Intel 20A（2nm） 制造工藝的開發(fā)。其中，Intel 20A計(jì)劃于2024年上半年投入使用，進(jìn)展良好的Intel 18A制造技術(shù)也將提前到2024年下半年進(jìn)入大批量制造（HVM）。

在先進(jìn)制程領(lǐng)域聲勢浩大的Rapidus公司則在今年9月再發(fā)出好消息，9月1日，Rapidus在北海道千歲市工業(yè)園區(qū)——千歲美美世界舉行了2nm芯片研發(fā)/生產(chǎn)據(jù)點(diǎn)千歲工廠「IIM-1（第1棟廠房）」的動工儀式。

Rapidus指出，IIM-1將成為日本國內(nèi)首座2nm以下最先進(jìn)邏輯芯片的生產(chǎn)據(jù)點(diǎn)，其9月開始進(jìn)行興建工程，試產(chǎn)產(chǎn)線計(jì)劃在2025年4月啟用、2027年開始進(jìn)行量產(chǎn)。Rapidus表示，已派遣該公司研究人員至全球最先進(jìn)的半導(dǎo)體研究中心之一、位于紐約州阿爾巴尼（Albany）的“Albany NanoTech Complex”，藉由和IBM合作、推動2nm邏輯芯片生產(chǎn)相關(guān)技術(shù)的研發(fā)，且也計(jì)劃在比利時(shí)半導(dǎo)體研發(fā)機(jī)構(gòu)imec學(xué)習(xí)生產(chǎn)最先進(jìn)芯片所不可或缺的EUV微影設(shè)備技術(shù)?？蛻舴矫妫琑apidus社長小池淳義表示‘正和對2nm有興趣的客戶進(jìn)行協(xié)商’。