中國臺灣半導體研究中心（TSRI）與日本產(chǎn)業(yè)技術總合研究所（AIST）合作，開發(fā)新型晶體管結(jié)構。日本媒體指出，這有助制造2nm以下線寬、規(guī)劃應用在2024年后的新一代先進半導體。

中國臺灣半導體研究中心在去年12月下旬公布，于IEEE國際電子組件會議IEDM（International Electron Devices Meeting）在線會議中，與日本產(chǎn)業(yè)技術總合研究所共同開發(fā)低溫芯片鍵合技術；相關技術可將不同通道材料的基板，直接鍵合成一個基板，并應用在互補式晶體管組件上。

這項技術可有效減少組件的面積，提供下世代半導體在多層鍵合與異質(zhì)整合的研究可行性參考。

日本經(jīng)濟新聞中文網(wǎng)今天報導，這項共同研究計劃從2018年啟動，日本和中國臺灣研究機構各自發(fā)揮優(yōu)勢；日本產(chǎn)業(yè)技術總合研究所利用先前累積的材料開發(fā)知識和堆棧異種材料的技術，中國臺灣半導體研究中心在異質(zhì)材料堆棧晶體管的設計和試制技術上提供協(xié)助。

相關技術是將硅（Si）和鍺（Ge）等不同信道材料從上下方堆棧、使「n型」和「p型」場效應晶體管（FET）靠近、名為CFET的結(jié)構。

報導指出，與之前晶體管相比，CFET結(jié)構的晶體管性能高、面積小，有助制造2nm以下線寬的新一代半導體；此次開發(fā)的新型晶體管，預計應用在2024年以后的先進半導體。

日本產(chǎn)業(yè)技術總合研究所表示，相關技術在世界上是首次，規(guī)劃未來3年內(nèi)向民間企業(yè)轉(zhuǎn)讓技術，實現(xiàn)商用化。

晶圓代工龍頭臺積電也積極布局先進半導體制程，董事長劉德音日前指出，臺積電3nm制程依計劃推進，甚至比預期還超前一些。臺積電原訂3nm今年試產(chǎn)，預計2022年下半年量產(chǎn)；臺積電規(guī)畫3nm采用鰭式場效晶體管（FinFET）架構，2nm之后轉(zhuǎn)向環(huán)繞閘極（GAA）架構。

臺積電日前也公告赴日本投資定案，將在日本投資設立100%持股子公司，實收資本額不超過186億日元，約1.86億美元，擴展三維芯片（3DIC）材料研究，預計今年完成。

中國臺灣半導體研究中心布局包含下世代組件、前瞻內(nèi)存、硅基量子計算次系統(tǒng)開發(fā)等半導體技術與IC應用技術服務平臺，提供從組件、電路到系統(tǒng)整合的一條龍服務，建立半導體制造、封裝測試、IC設計、硅智財、系統(tǒng)整合等開放性信息與服務平臺。